法国原子能委员会电子与信息技术实验室 (CEA-Leti) 于本月 15 日在 IEEE VLSI 2026 研讨会上公布了一项突破性的 FeRAM 电容器关键技术。

这项创新使得 FeRAM 在 22nm 工艺节点下，能够实现比标准 SRAM 高出 2.5 倍的存储密度，其密度接近 10nm SRAM 的水平。与 DRAM 不同，FeRAM 作为一种非易失性存储器，无需频繁刷新数据，从而能够有效降低终端设备的功耗。

CEA-Leti 指出，FeRAM 的整体尺寸主要受电容器而非选择晶体管的影响。传统的平面电容器设计限制了 FeRAM 的小型化。为了克服这一瓶颈，CEA-Leti 转向了三维设计，通过采用垂直电容器的结构，显著减小了器件的面积占用。

在 VLSI 2026 研讨会上，CEA-Leti 展示了两种 22nm 3D 铁电电容器的后端集成方案。其中，采用 4:1 低深宽比设计的方案，其位单元面积达到了 0.047μm²。而采用 17:1 高深宽比设计的方案，则将位单元面积进一步压缩至 0.0028μm²。CEA-Leti 同时确认，后者成功克服了传统高深宽比器件在初期循环中可能出现的“唤醒”不稳定问题。